Altium Wiki

Information and resources for electronic product designers

Skip to end of metadata
Go to start of metadata

Printed Electronic 設計

エレクトロニクス製品の設計と開発における発展は、電子回路を直接、基材上(例えば、製品の一部となるプラスティック成形品等)に印刷する機能です。

この表面指向の実装技術は、Printed Electronics と呼ばれます。Printed Electronics と言う用語は、その技術を正確に説明するものではありませんが、それを作成するために使用するのは印刷だけではないので、その用語は、基板業界で広く受け入れられており、このページで使用します。

printed electronics を作成するために開発されている多くの方法があります(導電性インクを使用した 3D 印刷、導体・トランジスタのような単純な回路素子を作成できるスタンプ技術、超高精度で非常に小さい規模で導体経路を構築できるレーザー蒸着技術を含む)。

Printed electronics は重要な技術になり、新しい市場へエレクトロニクス技術を統合できます。Printed electronics は、回路と製品間を密接に接続できます。体へ直接、接触するフレキシブル センサーから、液体を注ぐ時、ロボットの手が柔らかいプラスティック製のコップを握ることができるマルチセンサーの指先の形状をしたものまで、printed electronics により、革新的な新しいソリューションを多くの市場分野で開発できます。

テクノロジー

テクノロジーが提供するものに関して、ゲームは同じままです - 電子部品は、役立つ機能となる電子回路を形成し、導電経路を介して接続されます。異なるものは、回路を構築する方法です。

PCB を作成するために使用した従来の層指向の製造技術は、還元的なプロセスです。各導電層は、銅箔(エッチング除去され、必要な導電経路を形成する銅箔のみ残す)のような導電材料のシートとして使用されます。個々の導電層は絶縁体の別の層で挟まれており、様々な穴あけやメッキ後のプロセスが適用されるため、複数段階のプロセスでもあります。

Printed electronics は付加的なプロセスで、信号経路は、基材上へ直接、印刷されます。後続の信号経路が既存の経路と交差する必要がある場合、小さい絶縁体領域が必要な場所に直接、印刷されます。小さい橋のように、新しい信号経路を既存の経路と交差して、それと接続されないように印刷できます。例として、デザインで DuPont InMold テクノロジーが使用されている場合、回路は、平坦なプラスティック基材上に印刷されます。それから、熱成形され、最終的な製品の形状に射出成形されます。

printed electronics を使用すれば、リジッド繊維ガラスのプリント回路基板は必要ありません。その代わり、回路は直接、製品の一部として形成され、導体は、製品の表面の形状と輪郭に従います。使用材料が少なく無駄が無いので、多くの場合、printed electronics は、従来の PCB より費用対効果が高い方法になります。

 

NOTE - この段階では、平坦な基材表面のみ対応します。

Altium の開発者は、printed electronics を使用する製品を開発する企業と密接に協力し、ソフトウェアの将来的なリリースに合わせて機能を拡張していきます。

Altium Designer で Printed Electronics の設計

デザインが印刷される基材は別として、printed electronics 製品の物理的な層はありません - 導電経路は、直接、基材上に印刷されます。デザイン上、互いに交差する経路が必要な場合、絶縁材料の小さい領域がその場所で印刷されます。これは、交差する十分な領域を考慮し、異なる信号間で必要な絶縁領域を作成できます。 

印刷プロセスを行うために必要な出力は、標準の出力フォーマット(例えば、ガーバー)を使用して生成されます。

出力には、以下のファイルが含まれます:

  • 各導電印刷パス - 従来の PCB の銅箔配線層と基本的に同じ
  • 各絶縁体印刷パス - 絶縁体領域は印刷されるので、それらの形状も、出力ファイル(例えば、ガーバーファイル)で指定します

レイヤ構成の定義

これらの複数の印刷経路は、PCB エディタでどのように定義されているのでしょうか? printed electronics で、各印刷経路には出力ファイルが必要なため、絶縁層で分割された銅箔層として考えるのではなく、一連の印刷経路として考えます(各経路は、インクの導電層、または非導電層のいずれか)。

printed electronics デザインを作成するには、最初に新しい PCB を作成します (File » New » PCB)。

レイヤ構成マネージャで示すように、新しい PCB ではデフォルトで 2 つの銅箔層が絶縁層で分割されています。

新しい基板を、 ボタンを使用して、または Tools » Features » Printed Electronics コマンドを選択して Layer Stack Manager で printed electronics デザインとして設定します。

Printed Electronics 機能を有効にした時、絶縁層は削除されます。

これを行うと、2 つの銅箔層間の絶縁層は消えます。何故? なぜなら、printed electronics は各層ごとに出力ファイルが必要なためです。そのため、絶縁層は出力ファイルを生成するために使用されないので、使用しません。代わりに、非導電層が追加されます。パッチと呼ばれる絶縁形状は、信号経路が絶縁層上で互いに交差する必要がある層に手動、または自動で定義できます。

非導電層(絶縁パッチを定義)は、導電層間に挿入できます。
層の上、または下へ挿入; 層を上、または下へ移動; 層を削除するには、層上で右クリックします。Printed electronics では、Bottom Solder、または Bottom overlay を使用しません。これらは、削除しました。

層を追加したら、各層の材料のプロパティを設定します。

省略記号ボタンを使用して、各印刷層に使用する材料を選択します。

材料の選択

従来の PCB 設計や printed electronic 設計で使用する材料は、レイヤ構成マネージャの材料ライブラリで選択します。

レイヤ構成マネージャを開いた後、Tools » Material Library コマンドを使用して Altium Material Library ダイアログを開きます。

  • 材料ライブラリには、導電層と非導電層の材料が含まれています。
  • New materials can be defined in the library, click the New button at the bottom of the dialog. If user-defined materials are created, they can be saved to and loaded from a user-defined materials library.
  • To select a material for a specific layer, click the ellipsis control () in the Material cell for that layer in the Layer Stack Manager. The Select Material dialog will open, displaying only the materials that are suitable for that layer Type. Select the required material and click OK.

Routing the Nets

  • The nets in a printed electronics design are routed in the same way as a traditional PCB, using the Interactive Routing command.
  • Conductive layer transitions are performed using the + and - keys on the numeric keypad, or the Ctrl+Shift+Wheelroll shortcut.
  • When you change layers during routing a via is added, the via properties are determined by the applicable Routing Via Style design rule.

are vias needed?

The software needs to place a via to maintain the connectivity of the net during routing, and also to manage the connectivity when the routing is modified by pushing or dragging. Vias are not needed for layer-to-layer connectivity, the software assumes that overlapping tracks on different layers, are connected.

The vias can have their diameter set to the same size as the routing width.

Increasing the Route Thickness

The route thickness can be built up if required, for example to implement a structure such as a printed antenna. This is achieved by placing multiple routes on top of one another, on different conductive layers.

Adding Dielectric Shapes

Once the nets have been routed, the next step is to create the dielectric patches needed to separate any different-net cross overs.

  • Dielectric shapes are defined on non-conductive layers. They can be defined manually, or automatically created using the Dielectric Shapes Generator.
  • Manual shapes can be created from Arcs, Lines, Fills or Solid Regions. Solid Region objects offer the greatest flexibility, as their edges can be adjusted to create virtually any shape.
  • The software also includes an automatic dielectric shape generator. The concept here is to first complete the routing as required on conductive layers, placing vias to switch between layers (requirements?).
  • When the routing is complete, run the Tools » Printed Electronics » Generate Dielectric Patterns command to open the Dielectric Shapes Generator dialog.
  •  The Dielectric Shapes Generator will identify all cross overs and add dielectric patches, in accordance with the settings in the Layers region of the dialog. If no dielectric layer is selected in the Select Dielectric Layer dropdown, dielectric shapes will be created for all cross overs between all layers, on appropriate dielectric layers.
  • In Auto mode, the dielectric shape is automatically expanded to satisfy the requirement of the applicable Clearance Constraint design rule.
  • Use the Fill Gaps option to merge adjacent dielectric patches into larger patches.
  • In Manual mode the generator builds a shape to match the shape formed by the crossed-over objects, then expands that shape out by the distance entered. Clearance constraint design rules are not considered in this mode, for example if two conductive pathways are within the distance allowed by the clearance constraint but do not cross over, no dielectric shape will be created in that location.

The Dielectric Shape Generator requires the Patterns Generator extension to be installed. Check the Dielectric Shapes Generator dialog page for more information.

When the Generator is run it will remove all shapes on the target layer(s), then recreate them. If shapes have been defined manually, lock them before running the Shape Generator.

Net Connectivity and Design Rule Checks

Online DRC is not supported when the layerstack is configured as Printed Electronics because of the different logic used to define violation conditions; such as nets crossing on different layers being flagged as a short circuit. Once the routing is complete and the isolation patches have been defined, click the Run Design Rule Check button in the Design Rule Checker dialog (Tools » Design Rule Check) to perform a batch DRC.

Notes about net connectivity and Design Rule Checks:

  • When a net needs to switch to another conductive layer, insert a via. This ensures that the track segments are correctly handled if the routing is dragged or pushed.
  • Touching / crossing tracks that are on different layers, are considered connected. If they are in the same net this is not flagged as a broken net, if they are in different nets this is flagged as a short circuit.
  • A dielectric shape is required to isolate touching / crossing tracks, this shape is placed on a non-conductive layer. The dielectric shape can be placed manually, or by the Dielectric Shape Generator. The dielectric shape must extend beyond the edges of the crossing tracks sufficiently to satisfy the applicable clearance constraint design rule.
  • For a printed electronic design, design rule checks for short-circuits, clearance violations and unrouted nets behave as described below.

Short Circuit Design Rule

In a Printed Electronics design, when different nets cross over on different layers, they are flagged as a short circuit. These cross-overs are isolated by placing a dielectric patch on a non-conductive layer.

Clearance Design Rule

Net to net clearances are tested on all layers, not just the same layer.

Unrouted Net

Layer transitions do not require a via, the net analyzer will recognize that the net is not broken.

Labels
  • None