C を使用してカスタム FPGA ロジックを設計

Altium Designer には、カスタムロジックを FPGA デザインへ追加するための機能があります。そのロジックは、下にある C ソースファイルに 'キャプチャー' され、C Code Symbol プリミティブを使用して参照されます。後者は、C-to-Hardware Compiler にそれを渡して、参照された C ソースファイルから1つの top-level 関数を 'エクスポート' するために使用するシートシンボルです。　

Altium のコード認識 C エディタに必要とされた機能性を記述し、VHDL または Verilog （定義したネットリストに依存して）にコードを変換する CHC テクノロジーとして確認します。基本のソフトウェア背景で、カスタム FPGA ロジックを設計できない理由はありません。!　 　
 

 
下にある C コードを FPGA デザインに取り込むための機能は、デザイン階層の概念への拡張です。回路図のサブシート、または HDL ファイル (VHDL/Verilog) は、親デザイン回路図で Sheet Symbol によって参照される方法と同様に、C ソースファイルは上記のように C Code Symbol を使用して参照されます。

図 4.に示された様に、階層ネットやバス接続間のドキュメントは、標準のプロジェクト接続（C ソースファイルの参照された関数のパラメータは、そのドキュメントを表す C Code Symbol 内の同じ名称の C Code Entries に接続します。）に従います。C Code Entries は、デザインのその他のロジックに接続できます。