PADS Layout や OrCAD capture から Altium Designer へ移行

導入 - PADS Layout Designs の移行

PCB ファイルとライブラリファイルを含む PADS Layout®　デザインは、Altium Designer のインポートウィザードで変換できます。インポートウィザードは、ファイルの同期、プロジェクト構造の多くのデフォルトや提案した設定の提供、レイヤマップ、PCB フットプリント名等によるデザインの変換で見つかった悩みを解消します。実際の変換プロセスを実行する前に、ウィザードの全てのページでファイル変換設定を柔軟にコントロールできます。　

PADS Layout Files のためにインポートウィザードを使用

インポートウィザードは、Altium Designer File メニューから実行できます。ウィザードを実行するには、このメニューコマンドをクリックします。ウィザードの各ページを通して、変換プロセスをコントロールするために右クリックポップアップメニューを利用できます。　

インポートウィザードでのファイルは以下のように変換されます。:

• PADS ASCII PCB Layout (.ASC) ファイルは、Altium Designer PCB ファイル (.PcbDoc) へ変換します。
• 以下のように変換する PADS ASCII PCB Library ファイルは、Altium Designer PCB library ファイル (*.PcbLib) へ変換します。　
• これらのファイルは、自動で作成される Altium Designer PCB プロジェクト (*.PrjPCB) にグループ化されます。　

PADS PCB ASCII Files のレイヤマップ　

インポートウィザードを使用している時、PADS PCB の全てのレイヤはインポートする前に Altium Designer レイヤにマップする必要があります。デザインルール、ミスしているビアやキープアウトの変換の自動作成をコントロールするための追加のオプションがあります。　

PCB デザインのインポートで、レイヤがどのようにマップされるか注意すべきです。レイヤマップは、単に PADS PCB レイヤと Altium Designer PCB レイヤ間の名称をマップするだけです。もちろん、デフォルトマップであらかじめ割り当てられても、希望するマップとして変更できます。このマップは、個別にカスタマイズできる各 PCB のレイヤマップを構築するためにインポートウィザードで使用します。10個の PCB デザインをインポート、layer Assembly 1を Mechanical Layer 1にマップしたい場合、正しいレイヤマップを得るために各10個の PCB デザインをカスタマイズする必要はありません。　

この方法でのインポートの利点は、複数のデザインをインポートする時、レイヤマップのバッチ管理で多くの時間を節約できると言うことです。この場合、デフォルトレイヤマップは初期設定として保存されます。これを使用する欠点は、Default Layer Mapping は常にデザインの異なる構造について認識はしません。そのため、後で手動による変更が必要かもしれません。状況に応じてベストなことを決める必要があります。

インポートウィザードを使用して OrCAD Capture Designs をインポート

PADS Layout PCB デザインと共に OrCAD Capture™ Schematic ファイルを使用している場合、インポートウィザードを使用できます。インポートウィザードでのファイルは以下のように変換します。:

• OrCAD Capture (.DSN) ファイルは、Altium Designer schematic ファイルに変換します。.DSN ファイル内の各ページは、1つの Altium Designer schematic ファイル (.SchDoc) としてインポートされます。.DSN ファイル内のデザインキャッシュは、schematic library (*.SchLib)としてインポートされます。デザイン階層は、複合の階層を含み維持されます。　
• これらのファイルは、自動で作成される Altium Designer PCB プロジェクト (*.PrjPCB)にグループ化されます。　
  OrCAD library ファイルは以下のように変換します。:
• OrCAD OLB (schematic library) ファイルは、Altium Designer schematic library ファイル (*.SchLib)に変換されます。
• 変換された OrCAD ライブラリは、自動で PCB プロジェクトにグループ化されます。 　

OrCAD Capture 10.x *.DSN ファイルと Unrecognized Project File Version Error　

*.DSN ファイルのファイルフォーマットは OrCAD Capture 10.x で変更しました。OrCAD Capture 10.x やそれ以降で保存された *.DSN ファイルは、Summer 09 より前の Altium Designer のバージョンと互換性がありません（それは、10.x より前の OrCAD Capture のバージョンも含まれる場合があります）。 10.x *.DSN ファイルを Altium Designer Winter 09、またはそれ以前のバージョンへインポートしようとすると Unrecognized Project File Version エラーが発生します。  　

この問題に直面した場合、それを回避するために 2 つの方法があります:

1. OrCAD Capture 10.x ファイルフォーマットを認識する Altium Designer Summer 09（または、それ以降） へアップグレードします。
2. OrCAD Capture 10.x の *.DSN ファイルを古いフォーマットで再保存します。これを行うには、OrCAD Capture 10.x を起動し DSN が project パネルで選択されていることを確認します。File » Save As を実行します。Remove Pin Name and Number Movement と言う小さなチェックボックスが表示されます。このチェックボックスはピン名や番号が 10.x で移動されている場合に表示されます。それにチェックを入れ DSN ファイルを保存します。DSN ファイルは、Altium Designer Winter 09 やそれ以前のバージョンへインポートできます。　

OrCAD Capture の Project Manager でのシート構造　

Altium Designer のように、Capture はフラットと階層デザインをサポートします。双方とも、階層デザインのシート構造を定義するためにブロックのようなシンボルを使用します。これは、Altium Designer では Sheet Symbol、Capture では Hierarchical Block と呼びます。双方とも、シンボルは下階層の回路図を参照します。Altium Designer で、これはその他の回路図シートです。; Capture で、それは複合になります。

Capture は、階層に影響する分割しているデザインのその他のレイヤです。Capture では、Capture の Project Manager でフォルダアイコンとして示される回路図があり、回路図シートアイコンとして示されるページがあります。各 Capture 回路図は、1つ、または複数ページから成り立ちます。Capture 階層ブロックは、下階層の回路図を示します。ブロックは、複数ページに分割された回路構成を参照できることを意味します。　

一般的に、フラット Capture デザインは、必要な全ての回路図（フォルダ）のページを含む1つの回路図（フォルダ）です。階層デザインについて、階層ブロックシンボル（または、添付された回路図シート、またはモデルを含むパート）はデザインの主要な機能の領域を分割するために使用されたメカニズムです。　

階層について、各階層ブロック、または添付された回路図フォルダを含むパート、VHDL モデルは固有のデザインモジュールを表します。OrCAD Capture の Project Manager 内の Hierarchy タブでは、回路図ページのツリーのように簡単な階層デザインを表示します。階層のトップの回路図フォルダ、または VHDL エンティティは、root モジュールと呼ばれ、デザインの全ての他のモジュールを直接、または間接的に参照します。OrCAD Project Manager の File タブで、root モジュールは下図のようにそのフォルダアイコン上にバックスラッシュがあります。他のモジュールフォルダと同様に root モジュールフォルダは、必要な多くの回路図ページ、または VHDL モジュールを含みます。

ネット接続の定義　

OrCAD Capture では、ネット接続はネットエリアス、オフページコネクタ、階層ブロックや階層ポート、グローバルを使用して作成されます。階層ブロックやポートにより回路図フォルダ間のネットを接続する際、1つの回路図フォルダ内の回路図ページ間のネットは、オフページコネクタを通して接続されます。グローバルは、デザインの power/ground ネットを接続するために使用します。　
Altium Designer では、ネット接続を作成するためにネット識別の設定を使用します。回路図シート内でWires and Net Labels を使用できます。一般的に、フラットデザインの回路図シート、ネット間は、ポート（オフシートコネクタも使用できます。）を使用して接続されます。階層デザインのネットは、下階層シート上のポートから、下階層シートを表すシートシンボル内の同じ名称のシートエントリに接続されます。Power/ground ネットは Power Port を使用して接続されます。

Schematic Symbol は Part です　

PADS Layout ユーザーのように、parts は PADS Layout の基本的なデザインのブロックを構築して構成することがわかります。parts は、パートタイプ、ロジックファミリー、ピン番号、ゲート番号、信号ピンを持つように定義されます。 term component は、part が PCB レイアウトデザインの物理的なオブジェクトとして配置された時に使用されるだけです。　

PADS Layout (PCB) で、part は1つ、または複数の物理的なコンポーネントを表します。通常、PCB デザインの parts は、物理的なオブジェクト（ゲート、チップ、コネクタ、複数の parts の内の1つのパッケージ）に相当します。複数の part を持つパッケージは、1つ、または複数の parts から成る物理的なオブジェクトです。　
OrCAD の Capture では、part はシンボル、ピン、様々な属性でグラフィカルに描写される論理的な実体です。parts が回路図デザインに配置される時、バックアノテーション、ネットリスト、部品表、その他の部分の識別を維持します。最低限、part はパート名、パート リファレンス プリフィックス、PCB フットプリント名が必要です。　

デザインの context に依存して同じ条件を使用するこれらの 2 つの定義は、term component を使用する新しい環境の混乱を招くかもしれません。しかし、回路図シンボルが、デザインの全ての段階（PCB Layout の部分でない）で効率的であること以外は、Altium Designer で作業する方法と同じです。　

Altium Designer では、論理的シンボルはコンポーネントの本質的な開始点と仮定されます。ピンやどんなグラフィックシンボルも、または実行のために必要な代替の表示オプションが追加されるかもしれないものに、回路図ライブラリの名称として初めに定義できます。この柔軟性により、design や capture プロセス中、コンポーネントを異なる方法で表現できます。これは、回路図上の論理的シンボルとしてだけではなく PCB 上のフットプリント、シミュレーションの SPICE 定義にもなるかもしれません。　

デザインルール スコープ

ルールスコープ（ルールの適用範囲）は、PADS Layout から Rules Hierarchy を置き換えます。スコープは、効果的にルールによって決定される全てのメンバーオブジェクトを定義するために構築するクエリです。
ベースラインの比較のために、PADS Layout の Rules Hierarchy を再調査します。これらのルールは、リスト上のより高い番号がより低い番号より先行する事前に定義したリストフォーマットを頼りにします。:

• Default
• Class
• Net
• Group
• Pin Pair
• Decal/Component

PADS Layout ルールで、デフォルトルールは level 1 で優先度が一番低く考慮されます。一方、Decal や Component ルールは一番高い優先度を表します。条件付のレイヤルールは、追加の優先レベルを適用できます。例えば、条件付のレイヤルールでのデフォルトは、単なるデフォルトルールより優先度が高くなります。

Altium Designer では、スコープは何のルールを優先するか、どのようにクエリを通してターゲットオブジェクトに適用するか厳密に決めることができます。それぞれ異なるオブジェクトをターゲットにして、同じタイプの複数のルールを定義できます。クエリはどんなルールについても容易にアクセスします。Advanced (Query) オプションはより複雑なクエリを記述するために利用できます。　

全てのデフォルトのデザインルールは、全体のボードに適用することを意味する ALL のスコープ(Full Query)を持ちます。スコープに加えて、ユーザーが定義した優先設定もあります。ルールスコープと優先度の組み合わせは、ボードのデザインルールを正確にターゲットにすることができます。　

Altium Designer ライブラリ

Altium Designer の統合ライブラリは、ソースシンボル、フットプリント、その他の情報（例えば、SPICE やその他のモデルファイル）は1つのファイルにコンパイルされるものです。コンパイル中のチェックは、どのような関連が定義されるか、モデルとシンボル間の関連を確認し1つの統合ライブラリにそれらを含めるために行われます。このファイルは、移動しやすく安全性がありコンパイル後、直接、編集できません。　
Altium Designer の70,000以上の全てのコンポーネントは、必要に応じて、ソースライブラリがどんな時でも抽出できる統合ライブラリで提供されます。　

参照

以下は、特定のタスクを通して参照するのと同様に、Altium Designer Documentation Library の概念情報についての詳細が記述されているその他のアーティクルとチュートリアルを参照できます。Help を通してブラウズしたり、F1 やダイアログ内で What's This を使用できることも思い出してください。