Altium Designer 10 (10.545.22410) のリリースノート

4616

ODB++ 出力を生成している時、UNC パスを使用できます。

4905

非常に大きなデザインで Navigator パネルからコンポーネントを選択しようとする時、**address*" で有効なコンポーネント名でない時に表示されるメッセージ "Access Violation ''View-1687783792'' の Access Violation は起こりません。

4494

コンポーネントを移動中に反転しても ref 位置は失われません。 View BugCrunch report.

4597

OffsetHeight が0でない 3D 外形が設定されているコンポーネントの実際の高さは、DRC で正しく計算されます。 View BugCrunch report.

4717

メカニカルレイヤペアの割り当てを変更すると（追加、削除、メカニカルレイヤペアの更新）、PCB ドキュメントにそれが示されます。　

4738

穴のタイプを Round に変更した後、古いスロット穴の長さを使用する時、"PCB Hole Size Editor" では同じ穴サイズのために新たに入力する画面は表示されません。

4905

非常に大きなデザインで Navigator パネルからコンポーネントを選択しようとする時、**address*" で有効なコンポーネント名でない時に表示されるメッセージ "Access Violation ''View-1687783792'' の Access Violation は起こりません。

2813

IBIS コンバータツールは Model Selector キーワードをサポートします。そして、signal integrity model ダイアログ内でモデルを選択できます。 View BugCrunch report.

3252

長いネット名のため生成できなかった問題は修正されました。

4401

SI Part Array ダイアログで sch ピンのリストが含まれる問題は修正されました。

4465

RS274X フォーマットで Incremental 座標データを使用している時、CAMtastic® Gerber Export は CAMtastic® へ戻って正しくロードできないガーバーファイルを作成しません。

4497

　エンベデッドボードアレイの CAMtastic® ODB++ インポートは、エンベデッドボードアレイを反転しても子ボードのドリルレイヤペアをリセットしません。

4577

ネストしたポリゴンを含む Allegro ガーバーファイルは、CAMtastic® で正しくロードされます。

4581

CAMtastic® "One or More Layer Types are duplicated/not defined!" の情報ダイアログで "No" ボタンをクリックしても、無限ループに入りません。

4619

CAMtastic® ガーバーローダーは、ファイルの最後を示すために M02* の代わりに M2* を使用する OrCAD ガーバーファイルを破棄しません。

4481

Sch Library パネルへコンポーネントをペーストした後、そのコンポーネントは選択、フォーカスされます。 View BugCrunch report.

4587

Shift Click to Select プリファレンスが有効な時、Shift click で、テキストオブジェクトをその場所でセレクトできます。 View BugCrunch report.

4905

非常に大きなデザインで Navigator パネルからコンポーネントを選択しようとする時、**address*" で有効なコンポーネント名でない時に表示されるメッセージ "Access Violation ''View-1687783792'' の Access Violation は起こりません。

1377

Messages パネルは HDL シミュレーションエラーとして開きます。

1479

Aldec OEM シミュレータで HDL シミュレーションを実行している時、Messages パネルのクロスプローブをサポートします。

3063

Actel Libero/Designer 9.1 をサポートします。

4922

Synplify、または Actel の Synplify を使用している時、タイミング制約は適切に Actel Designer へ渡されます。

4923

Actel Designer がファイルを紛失、破損するのを避けるために、Devices 画面でプロジェクトを再構築することで、Actel の Synplify が閉じるのを待ちます。

4928

FPGA_DELAY_MAX、FPGA_DELAY_MAX_FROM、FPGA_DELAY_MAX_TO 制約は、誤った値のバス信号で設定されません。

3501

Synplify、または Actel の Synplify を使用している時、　FPGA Configurable Generic と FPGA Instruments ライブラリ（FIFO と LAX を含む）のコンポーネントは正しく認識されます。

4632

FPGA Generic ライブラリのコンポーネントは、Actel IGLOO デバイスをターゲットにしている時、Actel Macro と同じ名前による FPGA フローの失敗はありません。

3315

Actel IGLOO nano デバイスをターゲットにしている時、FPGA Generic ライブラリのコンポーネントの pre-synthesized モジュールが見つからないことによる FPGA フローの失敗はありません。

4835

ODB++ 出力は、それらが PCB のネットである場合、一致する ODB++ ネットへ信号層の Polygon Region をエクスポートします。 View BugCrunch report.