高速 PCB デザイン
高速 PCB デザインとは何ですか?
PCB の配線では、デザイン内で接続するためにコンポーネントのピンを接続します。信号の切り換えが低速なデザインで、接続は理想的と考えることができます（信号が、正しい信号形式とタイミングでターゲット入力ピンに到達することを意味します）。配線は回路、または性能に影響を与えません。このタイプのデザインに関して、PCB 設計者の仕事は、配線が回路に必要な電流や電圧条件に適合することを考慮して、配線を接続することです。
しかし、信号の切り換え速度が上がった時、配線が常に 理想的 であるとは限りません。そのため、配線接続が理想的な状態で、配線し始めるのはいつですか? 一般的な法則としては、1/3 rise time ルールを使用します。このルールは、trace が 1/3 以上の立ち上がり時間の場合、反応（合図）します。例えば、ソースピンの立ち上がり時間が1 nSec の場合、.33 nSec（FR4 の約 2 インチ）以上長い配線は、シグナルインテグリティでの問題箇所として検出できる伝送路になるように考慮する必要があります。デバイスの切り換え速度が、この立ち上がり時間でこの長さの配線になるとわかっている場合、PCB のシグナルインテグリティでの問題箇所として検出できるかもしれません。このデザインは高速 PCB デザインとして考慮し、適切な高速デザインとして適用する必要があります。高速 PCB デザインかどうかは、ボード上のクロック速度でなくデバイスの切り換え速度で決まります。
参照