Verilog Include Path と定義

Modified by Admin on Aug 23, 2019

Altium Designer 14.3 では、プロジェクトレベルで Verilog の include path を定義する方法を改善しました。また、全体のマクロ定義 (Defines) をプロジェクトオプションで指定できます。これらのコントロールは、Project Options ダイアログ (Project » Project Options) の Options タブにある Verilog Include Paths and Defines 領域で行えます。

Verilog ベースの FPGA デザインで使用するための Include Path と定義を指定。

必要に応じて、複数の Include Path を指定でき、パスは絶対、または相対（FPGAプロジェクトファイルと比較して）で設定できます。パスを追加する前に、Auto-convert To Relative オプションを有効にすると、相対パスで追加されます。パスのリストの右にある矢印を使用して、リスト内で選択したパスを上下に移動できます。ソフトウェアは、この順番に従って include file を探し、最初に見つけたファイルを使用します。

Verilog ソースファイルの Include file を使用した例。そのファイルは、プロジェクトのオプション（前の図）で指定したパスに従って検索されます。

Content

Verilog Include Path と定義