xSignals ウィザードの USB 3.0 モード

Altium Designer 15では、xSignals Wizard により、複数のコンポーネント間の複数の xSignal を 1 つのプロセスで容易に処理できました。

xSignal ウィザードでは、1 つのソースコンポーネントと複数のターゲットコンポーネント間の xSignal を作成します。ウィザードでは、xSignal を識別するためにコンポーネントを指定します(1つのソースコンポーネント、ネット、ターゲットコンポーネントを選択します)。そして、ソースコンポーネントから、指定したコンポーネントまでの全ての経路(直列 passive コンポーネントや分岐を通る)を解析します。それから、生成したい xSignal を選択できます。また、これらの xSignal をターゲットにして、Matched Lengths デザインルールも作成できます。

最初の xSignals ウィザードでは、複数のコンポーネントの xSignal を作成できました。ウィザード機能は、拡張され、別の一般的なインターフェースとメモリ回路用に、xSignal や xSignal クラスを自動で作成できます。

このバージョンでは、xSignals ウィザードに USB3 モードを追加しました。これにより、USB 3.0 チャンネル用の xSignals、xSignal クラス、Matched Length ルールを作成できます。

 

xSignal ウィザードの実行

xSignal ウィザードを実行するには、以下を選択します:

  • Design » xSignals » Run xSignals Wizard
  • コンポーネントを右クリックしてから、xSignals » Run xSignals Wizard

 

USB 3.0

ウィザードでは、指定した各 controller から connector 間のペアに関する USB 3.0 チャンネルを扱えます。そして、connector を通った範囲を検出して、controller へ接続した差動ペアのネットを自動で評価します。その範囲には、passive コンポーネントや複数のネットを含めることができます。ウィザードでは、controller から connector までの xSignal によって識別されたペアや、xSignal クラスによるペアを識別します。

USB 3.0 を選択すると、Matched Length Tolerance Within Diff Pair の設定(値を入力する設定)があります。この値は、ウィザードで作成されたデザインルールで使用され、PCB Rules and Constraints Editor でいつでも変更できます。このようなユーザ定義の設定は、保存して将来的に使用できます。

USB 3.0 に関して、ユーザポートはチャンネルと呼ばれます。図の通り、各チャンネルには、3 つの異なるペア(Transmit、Receive、Data)が含まれています。

 

USB 3.0 に関して、重要な配線設計要件は、各ペア内で配線長を一致させることです。ペア間の配線長を一致させることは、重要ではありません。この要件のため、 Matched Length デザインルールでは、ペア内で配線長をチェックする差動ペアが必要です。ウィザードでは、差動ペアの定義をチェックします。もし、それが無い場合、適切な 差動ペアが自動で作成されます。ウィザードで作成される Matched Length デザインルールは、Within Differential Pair Length で一致している配線長をチェックするために設定されます。このルールは、xSignal 全体のペア内で、leg length を比較するために設定されることに注意してください。各差動ペア内で leg length は比較しません。

 


USB 3.0 用の xSignal と差動ペアを自動で作成するために、ウィザードで USB 3.0 を選択。

 

ソースとターゲットコンポーネントの選択

次のページで、デジグネータのプリフィックスとピン番号に基づいて、ソースコンポーネントとターゲット connector を識別します。

  1. Controller のデジグネータ用にプリフィックスのフィルタと、必要に応じて、Min Pin Count 値を設定します
  2. 1 つのソースコンポーネントを選択します
  3. ターゲットコンポーネントを選択します


ソース controller コンポーネントと、ターゲット USB connector を選択。

 

複数のターゲットコンポーネントを選択する場合、次のページのドロップダウンを使用して、これらのコンポーネントに関する xSignal と Net Naming Syntax をチェックする必要があります。

 

チャンネルの識別と xSignal の作成

このページで、Transmitter、Receiver、Data ペアネットを識別するために使用する naming syntax を定義します。xSignal の各ペアは、xSignal クラスへ割り当てられます。そして、これらのクラスは、Matched Length デザインルールのスコープで使用されます。


xSignal やネットに関する Naming Syntax を定義してからクリックし、xSignal を作成。

このページの詳細は、以下のようになります:

1.Controller のデジグネータは、Components 欄に表示されます。この隣には、前ページで選択した Connector がドロップダウンに表示されます。

  • naming syntax オプションは、ドロップダウンにある connector へ適用します。順番に選択し、選択した naming syntax が適切かチェックします。
  • 説明した通り、USB 3.0 に関して、各 USB ユーザポートは、channel と呼ばれます。チャンネル数 (Channels Total) を 1 から 32 まで設定できます。一般的に、各 connector には、1 つのチャンネルがあります。

2.各 USB 3.0 チャンネル内で、Controller から Connector までの 3 つの差動ペアの経路(Transmit、Receive、Data)があります。ウィザードでは、各 positive ネットに関する xSignal や、各 negative ネットに関する他の xSignal を作成します(必要に応じて、シリーズコンポーネントに渡って)。それから、Controller から Connector までのペアを表す xSignal クラスを作成します。Define xSignal Class Syntax グループは、これらの xSignal クラスの名称を指定するために使用されます。定義されていない場合、適切な差動ペアも作成されます。

  • Define xSignal Class Name Syntax - 指定した名称で xSignal クラスが作成されます([#] に各チャンネルの数値が割り当てられます)。必要に応じて、文字を入力します。

3.Channel <N> - これらの欄では、Transmitter / Receiver / Data ネット名を識別するために使用するマスクを定義します。

  • ウィザードでは、これらの欄を自動で入力しチェックする、事前に定義されている割り付け方針のテンプレートがあります。これが無い場合、ドロップダウンから正しい名称を選択します。または、適切なネット名の syntax を入力します。

4.naming 欄を設定したら、Analyze Nets & Create xSignal Classes ボタンをクリックします。

  • xSignals、xSignal クラス、全てのチャンネルの Matched Length ルールが作成されます。これらは、ウィザードを再実行する度に、作成されることに注意してください。ウィザードを再度、実行する予定がある場合、それらを削除してください。

5.xSignal クラス名とメンバーが、リスト表示されます。

6.ウィザードで作成した xSignal を XLS-フォーマットのスプレッドシートとして生成するには、Create Spreadsheet ボタンをクリックします。

7.Finish をクリックして、ウィザードを終了します。

 

作成された xSignals と xSignal クラス

説明した通り、ウィザードでは、自動で以下が作成されます:

  • xSignals - Net Names Syntax マスクで識別された、controller から connector までの 3 つのペア(Transmit、Receive、Data 信号経路)に関する xSignal。
  • xSignal クラス - xSignal クラスは、xSignal の各ペア(Define xSignal Class Name Syntax で指定した割り付けに従って名称が付けられた)について作成されます。
  • 差動ペア - ペア内のネットをチェックするために、Matched Length デザインルールで適用するための差動ペア。ウィザードでは、適切なペアがチェックされ、見つからない場合、自動で作成されます。ペアは、PCB パネルで Differential Pairs Editor モードに設定して確認できます。

 

作成されたデザインルール

ウィザードでは、全てのxSignalクラスを対象にした 1 つの Matched Length デザインルールが作成されます。必要なのは、1 つのルールのみです。これは、全ての xSignal ペアのテストや、各ペア内の leg length の比較に適用されるためです。そのルールでは、ウィザードの 2 ページで入力した Tolerance の制約が使用されます。必要に応じて、tolerance を調整します。


全ての xSignal クラスをチェックするために必要なのは、1 つの Matched Length ルールのみです。これは、各ペア内でleg-lengthがテストされるためです。

 

You are reporting an issue with the following selected text and/or image within the active document: