


# **Altium** *Designer*

**Altium Designer**  
Summer 08 の新機能



# What's New in the Altium Designer Summer 08 release



## Summer 08 ハイライト

Altium Designer の Summer 08 リリースには、重要な新機能、改良された機能を提供し、設計プロセスを統合。プロジェクト管理を簡素化し、FPGA へのアクセスを拡大、設計生産性を改善します。それにより、革新をもたらし、次世代エレクトロニクス製品の創造を助けます。

たとえば、Design Insight は複雑なプロジェクトの高速、簡単、直感的なナビゲーションを可能にします。自動プレビューと文脈依存のナビゲーションにより、ドキュメントのプレビューとネットのトレースが可能です。複数の回路図、PCB、テキストドキュメントを開く必要はありません。Multiple Output Publishing の柔軟な出力ファイルとドキュメントの生成機能により、データ管理と設計コラボの可能性が広がります。

物理的なプラットフォーム設計機能の向上により、ボードの配線密度、高速化が図れます。対話型配線機能には、Push & Shove (プッシュ&ショウブ)、Walkaround (ウォークアラウンド)、Hugging (ハグ)、Auto-Complete (自動配線) など、非常に強力で新しい可能性があり、意のままの配線作業ができます。インテリジェントな自動完了機能では、複雑なマルチトレース配線タスクの迅速な仕上げを可能にします。インターナルプレーンビューでは、より精確な表現を目指して、重要な改良がありました。下流の製造工程で起こりがちなエラーの可能性を削減します。

ボードの 3D ビジュアライゼーション機能は、高度な再現性、リアルタイム性のあるビューで、ベアボード、組み立て済みのボードを表現できます。特筆すべきは、これが静止した画像ではない、ということです。フルナビゲート可能なレンダリングモデルにより、デザインに加えた変更をすぐに確認できます。この PCB 3D ビジュアライゼーションは、複数ビューの簡単に構成、システムレベル設定、3D ハイライト機能を可能にする Display オプションによって、さらに素晴らしいものになります。外部 STEP モデルとの直接リンクにより、エレクトロニクスデザインは、対話的なボードレイアウト、コンポーネント配置、プロトタイプ前のコンポーネントパッケージの選択が可能になりました。業界のブレークスルーをもたらし、不要な手戻りを削減するこのテクノロジーは、ECAD - MCAD の協調的なループの形成に必要です。同時に、真に革新的なデザイン表現に専念することができ、タイムトゥマーケットを劇的に改善します。

プログラマブルデバイスのサポートは、カスタムがウィッシュボーンペリフェラルを開発するのを容易にしました。ウィッシュボーンバスの内容についての知識も必要ありません。仮想計器はまったく新しいレベルの制御方法を Custom Instrument という形で提供します。フルカスタム可能な計器は、FPGA デザイン内部の信号のモニタとコントロールを可能にしています。

これらは、Altium Designer の画期的な新リリースの新機能のほんの一部です。ユーザの皆様から直接いただいたフィードバックによりエンジニアと設計者が開発した Altium Designer Summer 08 は、今日の開発スピードに歩調を合わせる役に立ちます。


## Altium Designerのトレーニング用デモビデオについて

Altium's DEMOCenter には、Altium Designer の機能を数分間で紹介するデモのビデオがあります。

Altium Designer の機能について、さらに詳細をお知りになりたい場合は、ウェブサイト上の **What's New in Altium Designer** ページをご覧ください。下記のリンクをクリックしてください。

<http://www.altium.com/Evaluate/DEMOcenter>

# What's New in the Altium Designer Summer 08 release



## 統合設計のマネジメント

### 新機能 – Design Insight

複雑化、大規模化、多様化する設計ドキュメント。これらを、早く、簡単に、直感的にナビゲーションすることができるのが、Design Insight です。Design Insight はエキサイティングな多くの機能で、ユーザのプロジェクト、ドキュメント、接続レベルなどのナビゲーションを補助します。自動的にプレビューできるので、直接的に回路図を開かなくても、ファイルの中身を見ることができます。

### Project Insight




図 1. Projects パネルでプロジェクトのプレビューが可能

Project Insight はプロジェクトに関するすべてのファイルのプレビューを提供します。プレビュー内のドキュメントをクリックしてみてください。ドキュメントがアクティブになります。Project Insight から、回路図、PCB レイアウト、テキストドキュメントを確認できます。

### Document Insight





図 2. Projects パネル、または Document Bar でドキュメントのプレビューが可能

Document Insight ドキュメントについてのプレビューを、Projects Panel、Documents Bar から提供します。Document Preview をどちらかの場所からクリックすると、ドキュメントがアクティブになります。Document Insight から、回路図、PCB レイアウト、テキストドキュメントを確認できます。

# What's New in the Altium Designer Summer 08 release



## Connectivity Insight

Connectivity Insight は、選択されたネットオブジェクトにリンクするすべてのドキュメントのリストとプレビューを提供します。ポート、シートシンボル、バス、電源ポート、ハーネスなど、ネットオブジェクトの上にカーソルを合わせるか、**Alt +ダブルクリック** で、Connectivity Insight がアクティブになります。




図 3. 階層ツリーでドキュメントをクリックして、ナビゲート

ドキュメントのリストが表示されます。現在のドキュメント、選択されたネットが、プレビューモードでハイライトされます。リストにある別のドキュメントにカーソルを合わせると、選択されたネットがハイライトされます。選んだネットは、別なシートでもハイライトされたままになるので、ナビゲーションのしやすさに貢献しています。プロジェクトのコンパイルは Design Insight が動作するのに必要です

## 新機能 – ケイデンス Allegro® PCB インポータ

Altium Designer は常に最新のテクノロジーと、プログラマブルデバイスの可能性を設計者に開放することをその使命と考えています。したがって、古いスタイルのポイントツールから、設計資産を容易に Altium Designer へ移せるようにするのは、とても重要なことです。

Allegro ASCII PCB (\*.alg) デザインは直接、Altium Designer に移植できます。**Import Wizard (File » Import Wizard)** を使用してください。レイマッピングオプション、レポート構成オプションも可能です。ファイルは、Altium Designer PCB のドキュメント形式 (\*.PCBDoc) で変換され、PCB project (\*.PrjPcb) に追加されます。バイナリ PCB デザイン (\*.brd) を変換するには、Version 15.2 または 16 の Allegro がインストールされている必要があります。あるいは、バッチファイルで、バイナリデザイン (\*.brd) を ASCII 形式に変換してください。Allegro のインストールが、ASCII への変換に必要です。その後は、直接、Altium Designer に移行できます。





図 4. Allegro ユーザのために特にあつらえました。プロジェクトフォルダから、**Projects** パネルのページにデザインをドラッグ&ドロップするだけです。

# What's New in the Altium Designer Summer 08 release



## プログラマブルデバイス

### 新機能 – カスタムウィッシュボーンのインタフェースコンポーネント

簡単なモジュラ方式を提供して、迅速な FPGA ベースのシステムデザインを構築します。Altium は、公開された Wishbone バスインタフェースを使って、さまざまな FPGA ベースのペリフェラルコンポーネントのブロックでシステムを構成できるようにしています。

設計者は、**Custom Wishbone Interface** コンポーネント (WB\_INTERFACE) で容易に機能を拡張することができます。

カスタムウィッシュボーンインタフェースのコンポーネントで、デザインペリフェラルを構築を可能にします。カスタム FPGA ロジックの咲くせいを通して 32 ビット FPGA システムを拡張し、カスタムウィッシュボーンペリフェラルをそのバスの詳細を知ることも無く、生成できます。

インタフェースには、以下のとおり、複数のアイテムを含めることができます：

- **Internal Registers** – リード/ライト可能
- **Command Sets** – 接続ロジックの操作が可能
- **External Address Ranges** – 接続ロジックのアドレスブロックにアクセス可能

OpenBus System または 回路図ドキュメント上で配置を終えた後、カスタマイゼーションは、コンポーネントに関連する構成ダイアログで実行できます。





図5. ウィッシュボーンインタフェースの構成

# What's New in the Altium Designer Summer 08 release



## 新機能 – C によるカスタム FPGA ロジックの開発

Altium Designer では、ロイヤルティフリーの FPGA ベースコンポーネントが利用できます。カスタム FPGA ベースの機能を幅広く選択できるので、次第に業界標準ツールになりつつあります。

カスタムロジックへのインタフェースを作成する方法には 2 つあります：

- C コードエントリとパラメータをダイアログで定義。以後、C ソースのシェルを生成するコマンドも使えるようになります。
- C コードを作成すると、C コードシンボルや関連するエンティティを自動的に生成するコマンドが使えるようになります。マルチファンクションの場合は、エクスポートするファンクションを選べます。





図 6. C コードシンボルを使用したカスタム FPGA ロジックへのインタフェース

# What's New in the Altium Designer Summer 08 release



## 新機能 – カスタム計器

仮想測定器 (Custom Instrument) は、FPGA デザイン内の信号をモニタし、制御します。既存の DIGITAL\_IO に比べ、インターフェースはより直感的になり、GUI ~ 計器パネルも、ユーザがカスタマイズできるようになりました。FPGA 上に設定した測定器とそのパネルは、標準コンポーネントかと測定の制御方法をパレットから選択することで、簡単に設定できます。

仮想計器はまったく新しいレベルの制御方法を Custom Instrument という形で提供します。フルカスタム可能な計器は、FPGA デザイン内部の信号のモニタとコントロールを可能にしています。




図 7. フルカスタム可能な仮想計器で、デザイン内の信号をモニタ、制御

既存の DIGITAL\_IO 計器と同様なルック&フィールで、インターフェースも直感的です。




図 8. 計器のルック&フィールと操作性を、好みに応じて定義

デジタル I/O 信号は、カスタム GUI のさまざまなコントロールに直接、接続されます。




図 9. スクリプトを使用した信号 I/O のコントロール

# What's New in the Altium Designer Summer 08 release



## 機能改良 – ロジックアナライザ、デジタル波形ビューア

コンフィギュラブルで使いやすいロジックアナライザ、デジタル波形ビューアでは、より直感的で便利な自動調整機能がエンハンスされました。

ローカライゼーションは、*Preferences* ダイアログ (**DXP** » **Preferences**) の **System – General** ページで設定します。





図 10. ロジックアナライザの Configuration ダイアログ



# What's New in the Altium Designer Summer 08 release



## 機能改良 – FPGA ツール フィードバック

FPGA ツールフィードバック機能では、検索性などが拡張されました。

Class	Document	Source	Message	Time	Date	No.
[No Report]	FFGA_WB_Interface.PrjEmb		Rebuild Successful	12:03:00 AM	19/05/2008	1
[Warning]	C:\Altium - Parking\LA\X\ Docume...	c3000	W544: unreachable code	12:03:00 AM	19/05/2008	2
[Generated File]	memory_u2.EDN	CoreGen	memory_u2.EDN	12:03:01 AM	19/05/2008	3
[Notice]		Synthesizer	Synthesizing FFGA_WB_Interface.PrjFpg	12:03:01 AM	19/05/2008	4
[Start Output]		Output Generator	Start Output Generation At 12:03:02 AM On 19/05/2008	12:03:02 AM	19/05/2008	5
[Generated File]		Output Generator	RegBanks.VHD	12:03:02 AM	19/05/2008	6
[Generated File]		Output Generator	WB_Interface_Example.VHD	12:03:02 AM	19/05/2008	7
[Finished Output]		Output Generator	Finished Output Generation At 12:03:02 AM On 19/05/2008	12:03:02 AM	19/05/2008	8
[Generated File]	Memory_U6.EDN	CoreGen	Memory_U6.EDN	12:03:02 AM	19/05/2008	9
[Generated File]	memory_u9.EDN	CoreGen	memory_u9.EDN	12:03:02 AM	19/05/2008	10
[Notice]	configurable_u7.VHD(272)	Altium Synthesizer	others clause is never selected	12:03:04 AM	19/05/2008	11
[Notice]	configurable_u7.VHD(292)	Altium Synthesizer	others clause is never selected	12:03:04 AM	19/05/2008	12
[Generated File]	FFGA_WB_Interface_Synth.log	Synthesizer	FFGA_WB_Interface_Synth.log	12:03:19 AM	19/05/2008	13
[Generated File]	FFGA_WB_Interface.edf	Synthesizer	FFGA_WB_Interface.edf	12:03:19 AM	19/05/2008	14
[Notice]		Synthesizer	Synthesis successful	12:03:19 AM	19/05/2008	15
[ProcessFlowWarning]	FFGA_WB_Interface_map.ncd	Place & Route	WARNING:Route:455 - CLK Net:PinSignal_U5_s1_CLK_0 may have excessive skew because	12:07:42 AM	19/05/2008	21
[ProcessFlowWarning]	FFGA_WB_Interface_map.ncd	Place & Route	WARNING:Route:455 - CLK Net:n69g may have excessive skew because	12:07:42 AM	19/05/2008	22
[ProcessFlowWarning]	FFGA_WB_Interface_map.ncd	Place & Route	WARNING:Par:283 - There are 155 loadless signals in this design. This design will cause Bitgen to issu...	12:07:51 AM	19/05/2008	23
[ProcessFlowProgress]	FFGA_WB_Interface.NCD	Programming File ...	Bitgen - Completed Successfully	12:09:12 AM	19/05/2008	30

```
Output
WARNING:Route:455 - CLK Net:PinSignal_U5_s1_CLK_0 may have excessive skew because
    0 CLK pins and 2 NON_CLK pins failed to route using a CLK template.
WARNING:Route:455 - CLK Net:n69g may have excessive skew because
    0 CLK pins and 1 NON_CLK pins failed to route using a CLK template.


Total REAL time to Router completion: 3 mins 11 secs
Total CPU time to Router completion: 3 mins 7 secs

Partition Implementation Status
-----
No Partitions were found in this design.
-----

Generating "PAR" statistics.
```

図 11. Messages パネルのエラーと警告から Output の関連エントリへのクロスプロービング

# What's New in the Altium Designer Summer 08 release



## ボードレベルデザイン

### 改良点 – バージョン管理

エレクトロニクス設計のプロセスにおけるバージョン管理の最大の問題は、グラフィカルデータが多く、テキストデータのように、バージョンを簡単に比較できないことにありました。

Altium Designer のバージョンコントロールシステム (VCS) は、バックグラウンドでフェッチと更新を行い、作業時間を圧縮できます。ファイル更新時のバージョン管理が楽になりますので、本来の設計作業への集中力が途切れることはありません。また、プロジェクト内の全ファイルの作業用コピーも更新できます。

### 改良点 – インターナルプレーンの表現

Altium Designer がサポートするインターナルプレーンの表示が、Summer 08 からは、劇的に改善されます。デザインルールチェック (DRC) についても、オンラインでインターナルプレーンに対して実行されるようになります。






図 12. ルール違反のインターナルプレーンに関するエラーレポートのオプション

# What's New in the Altium Designer Summer 08 release



## 新機能と改良 – 対話型配線

配線作業はカスタムボードの設計における重要なファクタです。レイヤスタックなどでボードの密度は増大し、高密度パッケージテクノロジーが行き渡るにつれて、配線作業はますますトリッキーになってきています。配線において最も大切な改良点は、設計時間の短縮です。Altium Designer は、対話型配線環境の新しい機能と機能改良を導入し、配線プロセスを強力にコントロールします。

### プッシュ&ショヴ (Push and Shove)

**プッシュ&ショヴ (Push and Shove)** テクノロジーにより、配線ルールをキープしながら、配置済みのオブジェクトを簡単によけることができます。トレースやビアはもちろん、トレース終端のビアなどのオブジェクトも押しよける (Push & Shove) ことができます。高密度で複雑なボードでは、正に時間を節約できるツールです。





図 13. 障害物を押して (push) 配線。ビアとパッドを押しながら、障害物上のトレースの上をジャンプ。自動調整、自動メンテナンスでトレースを接続

# What's New in the Altium Designer Summer 08 release



## ウォークアラウンド (Walkaround)

ウォークアラウンド (Walkaround) による配線では、移動するカーソルを配線が追尾。障害物を回避するルーティングパスを見つけていきます。




図 14. パスに沿って、カーソルを動かすだけで、配置ルールをキープしながらトレースが追尾


## ハグ (Hugging)

トレースハグの機能は、手配線が必要ではない箇所で、隣接するオブジェクトを自動的に包み込むことができます。このハグ機能により、作業済みのコーナーをスムーズにするなど、配線パスの微調整ができます。

## オートコンプリート (Auto-Complete)

オートコンプリート (Auto-Complete) は、トレース&ルートを自動的に完成させることで、繰り返し作業などの時間を節約する機能です。配線中はいつでも **CTRL + Click** で実行できます。


# What's New in the Altium Designer Summer 08 release



## 改良点 – MCAD Support

Altium Designer の 3D 機能が改良されたことで、外部 STEP モデルに直接リンクできるようになりました。この 3D ファイル形式は、主な MCAD ソフトウェアでサポートされていますので、ECAD-MCAD のプロセスループに画期的な利便性を提供することができます。

つまり、エレクトロニクス設計の世界に、MCAD で行われるメカニカルアセンブリの機能がもたらされ、外部ケースに PCB がフィットするか、といった事例に対応できるようになりました。



## STEPモデルから、ボード外形を作成

STEP モデルからボード外形を作成することで、MCAD アプリケーションとのダイナミックなコラボレーションが実現します。

表面のホールやカットアウトは、ホールまたはカットアウトとして、ちゃんとインポートされます。





図 15. STEP モデルから、ボード外形を作成ホールも自動的にカットアウトとして作成されます

# What's New in the Altium Designer Summer 08 release



## 円筒形と球形の 3D ボディ

STEP モデルを 3D でサポートすることにより、電子設計と物理的ハウジングの壁が取り去られました。設計者は今や、ECAD と MCAD を統合した CAD ワールドで作業ができるようになりました。






図 16. 透過色による 3D

# What's New in the Altium Designer Summer 08 release



## ビジュアライゼーションのコントロール

透過性などのビジュアライゼーションのコントロールは、作業スペースからだけでなく、コントロール用のパネルからも個々に設定できます。モデル化されたボードの操作により、高密度のモデルでも、容易にチェックできます。




図 17. PCB パネルでマルチボードのアセンブリを簡単操作。

## 干渉/クリアランス チェック

リアルタイムの干渉チェック、クリアランスチェックが可能になりました。3D ボディの配置中でも、即時のフィードバックが得られます。モデルやアセンブリとの干渉を目で見て確認でき、仮想的に修正できるので、貴重な時間を節約できます。





図 18. モデルクリアランスからのフィードバックに基づいて、ボードレイアウトのフィジカルな条件を定義

## 製造工程に直結する設計環境を目指して


### 改良点 – マルチ出力機能 ( Multiple Output Publishing )

Multiple Output Publishing の柔軟な出力ファイルとドキュメントの生成機能により、データ管理と設計コラボの可能性が広がります。設計者は、多様な出力タイプをひとつのメディアタイプにまとめることができます。たとえば、回路図、PCB、部品表 ( BOM ) などを単一の PDF 出力として、**OutputJob エディタ**で作成できます。




### 部品表 ( BOM: Bill of Materials ) のサポート

回路図や PCB と同様に、部品表も直接、OutputJob エディタからプリントしたり、PDF ファイルに出力したりできます。





# What's New in the Altium Designer Summer 08 release



**Altium**<sup>TM</sup>

## 更新履歴

Date	Version No.	Revision
26-May-2008	1.0	AR0147 What's New in Altium Designer Summer 08

ソフトウェア、ハードウェア、文書、および関連資料

Copyright © 2008 Altium Limited. All Rights Reserved.

以下の注意書きとともに提供される文書とその情報は、様々な形による国内、海外の知的財産権の保護 - 著作権の保護を含むがそれに限定されない - が目的です。この注意書きの閲覧者には、非独占的なライセンスが付与されており、このような文書とその情報を、その用途について規定している使用許諾契約書(エンドユーザライセンスアグリーメント)に記載の目的のために使用することができます。いかなる場合においても、あなたにライセンスされた文書から、あるいはその他の手段を利用して、リバースエンジニア、逆コンパイル、複製、配布、派生物の作成を行うことは、明白に規定された同意書による許諾を得ない限りできません。かかる制限条項が遵守されない場合、罰金や実刑を含む民事罰と刑事罰の対象となることがあります。しかしながら、バックアップの目的に限り、提供される文書のまたは情報を一個だけ記録に残し、オリジナルコピーが不能の場合のみ、その複製にアクセスし、利用することは許可されます。Altium、Altium Designer、Board Insight、CAMtastic、CircuitStudio、Design Explorer、DXP、Innovation Station、LiveDesign、NanoBoard、NanoTalk、OpenBus、Nexar、nVisage、P-CAD、Protel、SimCode、Situs、TASKING、Topological Autorouting、およびそれぞれに対応するロゴは、Altium Limited またはその子会社の商標または登録商標です。本書に記載されているそれ以外の登録商標や商標はそれぞれの所有者の財産であり、商標権を主張するものではありません。